TSMC и NYCU совершили прорыв в создании транзисторов для чипов менее 1 нм

Компания TSMC совместно с Национальным университетом Ян Мин Чао Тун (NYCU) из Тайбэя достигла значительного прогресса в разработке транзисторов следующего поколения. Ученые продемонстрировали, что вместо нанесения новых материалов на канал транзистора эффективнее модифицировать сам материал канала. Этот подход включает создание буферного слоя перед добавлением изоляционного материала и затвора, который управляет потоком электронов.

Ограничения современных транзисторов

Большинство современных чипов используют транзисторы FinFET или GaaFET, которые представляют собой трехмерные структуры, где затвор окружает выступающий канал. Однако по мере уменьшения толщины канала до 5 нм и его длины до 3–5 нм затвору становится сложнее контролировать поток электронов. При толщине менее примерно 3 нм электроны начинают взаимодействовать с затвором, что увеличивает сопротивление.

Для преодоления этих ограничений производители исследуют двумерные монослойные транзисторы. Их толщина составляет всего один молекулярный слой, что обеспечивает более эффективный контроль со стороны затвора и меньшее сопротивление. Особый интерес вызывает дисульфид молибдена (MoS₂) благодаря его толщине 0, 7 нм, однако малая толщина создает проблемы при формировании равномерного диэлектрического слоя затвора традиционными методами.

TSMC и NYCU предложили альтернативный подход: они модифицировали поверхность MoS₂ с помощью сверхтонкого эпитаксиального слоя алюминия. После нанесения алюминий окислили, сформировав оксид алюминия толщиной всего 0, 42 нм. Затем поверх него исследователи добавили диэлектрический материал затвора из оксида гафния с высокой диэлектрической проницаемостью (high-κ).

Благодаря такой обработке поверхности исследователи смогли добиться более точного контроля потока электронов и снизить сопротивление транзистора на основе MoS₂ до уровня, сопоставимого с использованием диэлектрического слоя толщиной 1 нм. Эта работа направлена на преодоление ограничений двумерных транзисторов и рассматривается как важный шаг в развитии технологий для будущих чипов с техпроцессами менее 1 нм.