Согласно данным тайваньских источников из цепочки поставок, опубликованным 14 августа, следующая после Rubin архитектура графических процессоров NVIDIA — Feynman — разрабатывается на базе техпроцесса TSMC A16 и будет отличаться значительно более агрессивной 3D-интеграцией чипов по сравнению с современными Blackwell и грядущими Rubin. NVIDIA пока не подтверждала эти производственные детали.
Технологические особенности Feynman
Наиболее интересен не просто техпроцесс. Отраслевые источники утверждают, что Feynman расширит использование технологии 3D-стекинга SoIC от TSMC, а также задействует кастомизированную HBM-матрицу и ко-пакетированную оптику (CPO). Rubin уже продвигает NVIDIA в сторону сложных многокристальных корпусов, но Feynman может сделать вертикальную интеграцию кристаллов ещё более фундаментальной частью архитектуры.
TSMC позиционирует A16 как эволюцию за пределами своей 2-нм технологии. Этот процесс сочетает нанолистовые транзисторы с подачей питания с обратной стороны (backside power delivery), открывая NVIDIA ещё один путь к повышению плотности транзисторов и улучшению питания по мере того, как традиционное масштабирование становится всё сложнее. По имеющимся данным, NVIDIA намерена миновать семейство N2 в пользу более продвинутого 1, 6-нм A16. Массовое производство запланировано на вторую половину 2028 года.
Элемент CPO может оказаться не менее важным. Перемещение оптической связи ближе к корпусу GPU ориентировано в первую очередь на ИИ-системы масштаба дата-центров, где сотни или тысячи ускорителей постоянно обмениваются данными. Это не означает, что будущие видеокарты GeForce внезапно получат оптические разъёмы. Для игрового рынка технологии класса Feynman остаются далёкой перспективой. Первыми появятся процессоры поколения Vera Rubin (2026–2027 годы), а потребительские варианты на основе технологий уровня Feynman появятся лишь через несколько жизненных циклов.
Ключевой момент — архитектурное направление: NVIDIA, судя по всему, переходит от традиционных планарных чиплетов к вертикально интегрированным вычислительным, запоминающим и высокоскоростным межсоединениям. Как отмечается в отраслевых отчётах, SoIC и CoWoS — не альтернативы, а технологии разных уровней: первая отвечает за вертикальную интеграцию логики, SRAM и других функциональных модулей, вторая — за горизонтальное объединение логических чипов и HBM, формируя гибридную 2. 5D- и 3D-архитектуру системы в корпусе (SiP).
Комментарии
Оставляйте комментарии, отвечайте другим пользователям, ставьте плюсы и минусы и добавляйте быстрые реакции.