JEDEC адаптирует LPDDR6 для ИИ: плотность до 512 ГБ на модуль, вычисления в памяти, уклон в сторону дата-центров

Подробности

Новый стандарт LPDDR6: фокус на ИИ и дата-центрыОрганизация JEDEC Solid State Technology Association анонсировала предварительные планы по обновлению стандарта оперативной памяти LPDDR6 (JESD209-6), который был официально утверждён в прошлом году. Ключевая особенность грядущей версии — смена приоритетов: стандарт, изначально ориентированный на мобильные устройства (смартфоны, ноутбуки), смещает фокус в сторону центров обработки данных и ускоренных вычислений, что стало прямым следствием ИИ-бума, изменившего структуру рынка памяти. Стандарт позволит создавать модули памяти плотностью до 512 ГБ.

Это вдвое превышает ёмкость современных решений LPDDR5X SOCAMM2 и призвано удовлетворить растущие потребности ИИ в обучении и инференсе. Переход к недвоичной ширине интерфейса (x6, x12, x16, x24) позволяет разместить больше кристаллов в одном корпусе, напрямую увеличивая ёмкость памяти на канал.

Это критически важно для ИИ-сред с большим потреблением памяти. Новый механизм гибкого выделения метаданных позволит операторам ЦОД балансировать между полезной ёмкостью и объёмом метаданных, используемых для контроля надёжности, минимизируя влияние на пиковую пропускную способность. Кроме того, JEDEC подтвердила, что разработка стандарта LPDDR6 PIM (вычисления в памяти) близка к завершению. Эта технология интегрирует простые вычислительные блоки непосредственно в микросхемы памяти, что критически важно для задач ИИ-инференса, часто ограниченных пропускной способностью.

Это позволяет снизить задержки, уменьшить энергопотребление и повысить эффективность в периферийных системах и ЦОД. В развитие стандарта также разрабатывается модульный стандарт SOCAMM2 на базе LPDDR6. Он сохранит компактный, удобный для обслуживания форм-фактор и предоставит чёткий путь модернизации с текущих модулей LPDDR5X SOCAMM2. Предстоящие изменения не затрагивают базовые аппаратные характеристики LPDDR6, такие как пропускная способность на чип (заявленная скорость составляет 10 667–14 400 МТ/с). Они лишь расширяют доступные конфигурации, давая дата-центрам большую гибкость.

Внедрение новой спецификации ожидается в ближайшее время. Ведущие производители уже активно готовятся: Micron начала тестовые поставки 16-гигабитных чипов в декабре 2025 года, Samsung демонстрировала решения на CES 2026, а SK Hynix объявила о завершении разработки своих микросхем, поставки которых начнутся во второй половине 2026 года. AMD также подтвердила поддержку модулей SOCAMM2 в своих процессорах EPYC Verano с 2027 года, а NVIDIA уже использует эту память в своих продуктах. Таким образом, JEDEC не просто продвигает технологический прогресс, а целенаправленно трансформирует отраслевой стандарт, чтобы ответить на вызовы нового времени, когда ёмкость и эффективность памяти становятся критическими факторами для развития ИИ.